关于FPGA 解串器 ip核的问题(altlvds_rx)
发布网友
发布时间:2022-05-22 01:08
我来回答
共1个回答
热心网友
时间:2023-11-23 19:13
间接的说你选的输入脚不支持400M的速率。400M很多芯片上不去的,且只有特定一些引脚才能上400M的,一般选全局时钟输入脚比较可靠点。
关于FPGA 解串器 ip核的问题(altlvds_rx)
间接的说你选的输入脚不支持400M的速率。400M很多芯片上不去的,且只有特定一些引脚才能上400M的,一般选全局时钟输入脚比较可靠点。
关于Cyclone III FPGA 差分信号转换成单端信号的方法
1、对于作为LVDS传输的bank必须接2.5V的VCCIO。2、左右bank(即1/2/5/6bank)的LVDS发送差分对信号无需外接匹配电阻,上下bank(即3/4/7/8bank)则需要。1、2两条是PCB设计需要注意的地方 3、分配管脚时,左右bank的LVDS差分信号在IO分配时选择IO标准为LVDS;上下bank的LVDS差分信号在IO分配时选...